| Меню сайта |
|
 |
| Все про машину |
|
|
| Статистика |
Онлайн всего: 5 Гостей: 5 Пользователей: 0 |
|
| Форма входа |
|
|
|
 | |  |
| Главная » 2013 » Октябрь » 4 » Перетворювач напруги з 12в в 220.
21:11 Перетворювач напруги з 12в в 220. |
Перетворювач напруги з 12в в 220.
Нарешті то розродився на чергову саморобку і статтю. Пологи були довгими і болісними. Ще раз переконуюся, що дуже складно викласти матеріал порівняно із збіркою самого пристрою. Ну да ладно! Це була передмова, а суть даного оповідання ще раз прожувати матеріал про підвищують перетворювачах. Для кращого осмислення поробки викладу трохи теорії. Саморобка працює за принципом «push-pull» або на нашій мові «тягни-штовхай». Тягни-штовхай це двохтактна схема.
Нагадаю схему:
Перетворювач складається зі схеми управління ШІМ, каскаду форсованого закривання ключових транзисторів (VT1 і VT2), двох потужних ключів (VT3, VT4), трансформатора Т1 і випрямляча на швидких діодах.
В якості схеми управління використовується мікросхема типу TL494CN, що випускається фірмою TEXAS INSTRUMENT (США). Вона випускається низкою зарубіжних фірм під різними найменуваннями. Наприклад, фірма SHARP (Японія) випускає мікросхему IR3M02, фірма FAIRCHILD (США) - іА494, фірма SAMSUNG (Корея) - КА7500, фірма FUJITSU (Японія) - МВ3759 і т.д. Всі ці мікросхеми є повними аналогами вітчизняної мікросхеми КР1114ЕУ4.
TL594 - аналог TL494 c поліпшеної точністю підсилювачів помилки і компаратора.
TL598 - аналог TL594 c двотактним (pnp-npn) повторювачем на виході.
Плюси:
Розвинені ланцюга управління, два диференційний підсилювача (можуть виконувати і логічні функції)
Мінуси:
Однофазні виходи вимагають додаткової обвески (порівняно з UC3825). Недоступно струмове управління, щодо повільна петля зворотного зв'язку. Синхронне включення двох і більше ІС не так зручно, як у UC3825.
Розглянемо докладно пристрій і роботу цієї керуючої мікросхеми. Вона спеціально розроблена для керування силовою частиною ДБЖ і містить у своєму складі:
- Генератор пилкоподібної напруги DA6; частота ДПН визначається номіналами резистора і конденсатора, підключених до 5-го і 6-му висновків, і в розглянутому класі БП вибирається рівної приблизно 60 кГц;
- Джерело опорної стабілізованої напруги DA5 (Uref = +5 B) із зовнішнім виходом (висновок 14);
- Компаратор "мертвої зони" DA1;
- Компаратор ШІМ DA2;
- Підсилювач помилки по напрузі DA3;
- Підсилювач помилки за сигналом обмеження струму DA4;
- Два вихідних транзистора VT1 і VT2 з відкритими колекторами і емітерами;
- Динамічний двотактний D-тригер в режимі розподілу частоти на 2 - DD2;
- Допоміжні логічні елементи DD1 (2-АБО), DD3 (2-Й), DD4 (2-Й), DD5 (2-АБО-НЕ), DD6 (2-АБО-НЕ), DD7 (НЕ);
- Джерело постійної напруги з номіналом 0.1B DA7;
- Джерело постійного струму з номіналом 0,7 мА DA8.
- Генератор пилкоподібної напруги DA6; частота ДПН визначається номіналами резистора і конденсатора, підключених до 5-го і 6-му висновків, і в розглянутому класі БП вибирається рівної приблизно 60 кГц;
- Джерело опорної стабілізованої напруги DA5 (Uref = +5 B) із зовнішнім виходом (висновок 14);
- Компаратор "мертвої зони" DA1;
- Компаратор ШІМ DA2;
- Підсилювач помилки по напрузі DA3;
- Підсилювач помилки за сигналом обмеження струму DA4;
- Два вихідних транзистора VT1 і VT2 з відкритими колекторами і емітерами;
- Динамічний двотактний D-тригер в режимі розподілу частоти на 2 - DD2;
- Допоміжні логічні елементи DD1 (2-АБО), DD3 (2-Й), DD4 (2-Й), DD5 (2-АБО-НЕ), DD6 (2-АБО-НЕ), DD7 (НЕ);
- Джерело постійної напруги з номіналом 0.1B DA7;
- Джерело постійного струму з номіналом 0,7 мА DA8.
Схема управління буде запускатися, тобто на 8 і 11 висновках з'являться послідовності імпульсів в тому випадку, якщо на висновок 12 подати будь живить напруга, рівень якого знаходиться в діапазоні від +7 до +40 В.
Всю сукупність функціональних вузлів, що входять до складу ІМС TL494, можна умовно розбити на цифрову і аналогову частину (цифровий та аналоговий тракти проходження сигналів).
До аналогової частини відносяться підсилювачі помилок DA3, DA4, компаратори DA1, DA2, генератор пилоподібного напруги DA6, а також допоміжні джерела DA5, DA7, DA8. Всі інші елементи, в тому числі і вихідні транзистори, утворюють цифрову частину (цифровий тракт).
Тимчасові діаграми, що пояснюють роботу мікросхеми:
Цифровий тракт.
З тимчасових діаграм видно, що моменти появи вихідних керуючих імпульсів мікросхеми, а також їх тривалість (діаграми 12 і 13) визначаються станом виходу логічного елемента DD1 (діаграма 5). Решта "логіка" виконує лише допоміжну функцію поділу вихідних імпульсів DD1 на два канали. При цьому тривалість вихідних імпульсів мікросхеми визначається тривалістю відкритого стану її вихідних транзисторів VT1, VT2. Оскільки обидва ці транзистора мають відкриті колектори та емітери, то можливо двояке їх підключення.
При включенні за схемою з загальним емітером вихідні імпульси знімаються з зовнішніх колекторних навантажень транзисторів (з висновків 8 і 11 мікросхеми), а самі імпульси спрямовані викидами вниз від позитивного рівня (передні фронти імпульсів негативні). Емітери транзисторів (висновки 9 і 10 мікросхеми) в цьому випадку, як правило, заземлюються. При включенні за схемою із загальним колектором зовнішні навантаження підключаються до емітера транзисторів і вихідні імпульси, спрямовані в цьому випадку викидами вгору (передні фронти імпульсів позитивні), знімаються з емітерів транзисторів VT1, VT2. Колектори цих транзисторів підключаються до шини живлення керуючої мікросхеми (Upom).
Вихідні імпульси інших функціональних вузлів, що входять до складу цифрової частини мікросхеми TL494, спрямовані викидами вгору, незалежно від схеми включення мікросхеми.
Тригер DD2 є двотактним динамічним D-тригером. Принцип його роботи полягає в наступному. За переднього (позитивному) фронту вихідного імпульсу елемента DD1 стан входу D тригера DD2 записується у внутрішній регістр. Фізично це означає, що перемикається перший з двох тригерів, що входять до складу DD2. Коли імпульс на виході елемента DD1 закінчується, то по задньому (негативному) фронту цього імпульсу переключається другий тригер у складі DD2, і стан виходів DD2 змінюється (на виході Q з'являється інформація, лічені з входу D). Це виключає можливість появи відчиняю чого імпульсу на базі кожного з транзисторів VT1, VT2 двічі протягом одного періоду.
Дійсно, поки рівень імпульсу на вході З тригера DD2 не змінився, стан його виходів не зміниться. Тому імпульс передається на вихід мікросхеми по одному з каналів, наприклад верхньому (DD3, DD5, VT1). Коли імпульс на вході З закінчується, тригер DD2 перемикається, замикає верхній і відмикає нижній канал (DD4, DD6, VT2). Тому наступний імпульс, що надходить на вхід С і входи DD5, DD6 буде передаватися на вихід мікросхеми по нижньому каналу. Таким чином кожен з вихідних імпульсів елемента DD1 своїм негативним фронтом перемикає тригер DD2 і цим змінює канал проходження наступного імпульсу. Тому в довідковому матеріалі на керуючу мікросхему вказується, що архітектура мікросхеми забезпечує придушення подвійного імпульсу, тобто виключає появу двох відчиняли імпульсів на базі одного і того ж транзистора за період.
Більш докладний опис одного періоду роботи цифрового тракту мікросхеми.
Поява відчиняю чого імпульсу на базі вихідного транзистора верхнього (VT1) або нижнього (VT2) каналу визначається логікою роботи елементів DD5, DD6 ("2ИЛИ-НЕ") і станом елементів DD3, DD4 ("2-Й"), яке, у свою чергу , визначається станом тригера DD2.
Логіка роботи елемента 2-АБО-НЕ, як відомо, полягає в тому, що на виході такого елемента з'являється напруга високого рівня (логічна 1) в тому лише єдиному випадку, якщо на обох його входах присутні низькі рівні напруг (логічні 0). При інших можливих комбінаціях вхідних сигналів на виході елемента 2 АБО-НЕ присутній низький рівень напруги (логічний 0). Тому якщо на виході Q тригера DD2 присутня логічна 1 (момент t1 діаграми 5), а на виході / Q - логічний 0, то на обох входах елемента DD3 (2І) опиняться логічні 1 і, отже, логічна 1 з'явиться на виході DD3, а значить і на одному з входів елемента DD5 (2ИЛИ-НЕ) верхнього каналу. Отже, незалежно від рівня сигналу, що надходить на другий вхід цього елемента з виходу елемента DD1, станом виходу DD5 буде логічний О, і транзистор VT1 залишиться в закритому стані. Станом ж виходу елемента DD4 буде логічний 0, тому логічний 0 присутній на одному з входів DD4, поступаючи туди з виходу / Q тригера DD2. Логічний 0 з виходу елемента DD4 надходить на один з входів елемента DD6 і забезпечує можливість проходження імпульсу через нижній канал.
Цей імпульс позитивної полярності (логічна 1) з'явиться на виході DD6, а значить і на базі VT2 на час паузи між вихідними імпульсами елемента DD1 (тобто на час, коли на виході DD1 присутній логічний 0 - інтервал t1-t2 діаграма 5) . Тому транзистор VT2 відкривається і на його колекторі з'являється імпульс викидом вниз від позитивного рівня (у разі включення за схемою з загальним емітером).
Початок наступного вихідного імпульсу елемента DD1 (момент t2 діаграми 5) не змінить стану елементів цифрового тракту мікросхеми, за винятком елемента DD6, на виході якого з'явиться логічний 0, і тому транзистор VT2 закриється. Завершення вихідного імпульсу DD1 (момент t3) зумовить зміну стану виходів тригера DD2 на протилежне (логічний 0 - на виході Q, логічна 1 - на виході / Q). Тому поміняється стан виходів елементів DD3, DD4 (на виході DD3 - логічний 0, на виході DD4 - логічна 1). Розпочата в момент t3 пауза на виході елемента DD1 зумовить можливість відкривання транзистора VT1 верхнього каналу. Логічний 0 на виході елемента DD3 "підтвердить" цю можливість, перетворюючи її в реальну появу відчиняю чого імпульсу на базі транзистора VT1. Цей імпульс триває до моменту t4, після чого VT1 закривається, і процеси повторюються.
Таким чином основна ідея роботи цифрового тракту мікросхеми полягає в тому, що тривалість вихідного імпульсу на висновках 8 і 11 (або на висновках 9 і 10) визначається тривалістю паузи між вихідними імпульсами елемента DD1. Елементи DD3, DD4 визначають канал проходження імпульсу по сигналу низького рівня, поява якого чергується на виходах Q і / Q тригера DD2, керованого тим же елементом DD1. Елементи DD5, DD6 являють собою схеми збігу по низького рівня.
Для повноти опису функціональних можливостей мікросхеми слід відзначити ще одну важливу її особливість. Як видно з функціональної схеми малюнку входи елементів DD3, DD4 об'єднані і виведені на висновок 13 мікросхеми. Тому якщо на висновок 13 подана логічна 1, то елементи DD3, DD4 будуть працювати як повторювачі інформації з виходів Q і / Q тригера DD2. При цьому елементи DD5, DD6 і транзистори VT1, VT2 будуть перемикатися із зсувом по фазі на половину періоду, забезпечуючи роботу силової частини ДБЖ, побудованої за двотактної полумостовой схемою. Якщо на висновок 13 буде поданий логічний 0, то елементи DD3, DD4 будуть заблоковані, тобто стан виходів цих елементів не буде змінюватися (постійний логічний 0). Тому вихідні імпульси елемента DD1 будуть впливати на елементи DD5, DD6 однаково. Елементи DD5, DD6, а значить і вихідні транзистори VT1, VT2, будуть перемикатися без зсуву по фазі (одночасно). Такий режим роботи керуючої мікросхеми використовується у випадку, якщо силова частина ДБЖ виконана за однотактной схемою. Колектори й емітери обох вихідних транзисторів мікросхеми в цьому випадку об'єднуються з метою умощнения.
У якості "жорсткої" логічної одиниці в двотактних схемах використовується вихідна напруга внутрішнього джерела мікросхеми Uref (висновок 13 мікросхеми об'єднується з висновком 14). Тепер розглянемо роботу аналогового тракту мікросхеми.
Стан виходу DD1 визначається вихідним сигналом компаратора ШІМ DA2 (діаграма 4), що надходять на один з входів DD1. Вихідний сигнал компаратора DA1 (діаграма 2), що надходить на другий вхід DD1, не впливає в нормальному режимі роботи на стан виходу DD1, яке визначається більш широкими вихідними імпульсами ШІМ - компаратора DA2.
Крім того, з діаграм видно, що при змінах рівня напруги на неинвентирующем вході ШІМ компаратора (діаграма 3) ширина вихідних імпульсів мікросхеми (діаграми 12, 13) буде пропорційно змінюватися. У нормальному режимі роботи рівень напруги на неинвентирующем вході компаратора ШІМ DA2 визначається тільки вихідним напругою підсилювача помилки DA3 (тому воно перевищує вихідна напруга підсилювача DA4), яке залежить від рівня сигналу зворотного зв'язку на його неинвентирующем вході (вивід 1 мікросхеми). Тому при подачі сигналу зворотного зв'язку на вивід 1 мікросхеми ширина вихідних керуючих імпульсів буде змінюватися пропорційно зміні рівня цього сигналу зворотного зв'язку, який, у свою чергу, змінюється пропорційно змінам рівня вихідної напруги ДБЖ, тому що зворотній зв'язок заводиться саме звідти.
Проміжки часу між вихідними імпульсами на висновках 8 і 11 мікросхеми, коли обидва вихідних транзистора VT1 і VT2 її закриті, називаються "мертвими зонами". Компаратор DA1 називається компаратором "мертвої зони", тому що він визначає мінімально можливу її тривалість.
З тимчасових діаграм випливає, що якщо ширина вихідних імпульсів ШІМ-компаратора DA2 буде в силу яких-небудь причин зменшуватися, то починаючи з деякою ширини цих імпульсів вихідні імпульси компаратора DA1 стануть ширше вихідних імпульсів ШІМ-компаратора DA2 і почнуть визначати стан виходу логічного елемента DD1 , а значить і. ширину вихідних імпульсів мікросхеми. Іншими словами, компаратор DA1 обмежує ширину вихідних імпульсів мікросхеми на деякому максимальному рівні. Рівень обмеження визначається потенціалом на неинвентирующем вході компаратора DA1 (висновок 4 мікросхеми) в сталому режимі. Однак з іншого боку, потенціал на виводі 4 визначатиме діапазон широтной регулювання вихідних імпульсів мікросхеми. При збільшенні потенціалу на виводі 4 цей діапазон звужується. Найширший діапазон регулювання виходить тоді, коли потенціал на виводі 4 дорівнює 0.
Однак у цьому випадку з'являється небезпека, пов'язана з тим, що ширина "мертвої зони" може стати рівною 0 (наприклад, у разі значного зростання споживаного від ДБЖ струму). Це означає, що керуючі імпульси на висновках 8 і 11 мікросхеми будуть слідувати безпосередньо один за одним. Тому може виникнути ситуація, відома під назвою "пробою по стійці". Вона пояснюється інерційністю силових транзисторів інвертора, які не можуть відкриватися і закриватися миттєво. Тому, якщо одночасно на базу відкритого до цього транзистора подати замикаючий сигнал, а на базу закритого транзистора - отпирающий (тобто з нульовою "мертвою зоною"), то вийде ситуація, коли один транзистор ще не закрили, а інший вже відкритий.
Тоді й виникає пробій по транзисторної стійці напівмоста, який полягає в протіканні наскрізного струму через обидва транзистора. Ток цей мине первинну обмотку силового трансформатора і практично нічим не обмежений. Захист по струму в цьому випадку не працює, тому що струм не протікає через струмовий датчик (на схемі не показаний), а значить, цей датчик не може видати сигнал на схему управління. Тому наскрізний струм досягає дуже великої величини за дуже короткий проміжок часу.
Подібна ситуація призведе до перегріву силових транзисторів і їх пробою. Тому керуюче напруга, що подається на затвори силових транзисторів, має бути сформований таким чином, щоб спочатку надійно закривався б один з цих транзисторів, а вже потім відкривався б іншою. Іншими словами, між керуючими імпульсами, поданими на затвори силових транзисторів обов'язково повинен бути часовий зсув, що не рівний нулю ("мертва зона"). Мінімальна допустима тривалість "мертвої зони" визначається інерційністю застосовуваних в якості силових ключів транзисторів. Інша неприємність полягає в тому, що кінцевий час відновлювання випрямних діодів може виявитися значно більше "мертвої зони". Це пов'язано з тим, що реальні діоди, на відміну від ідеальних, не можуть миттєво закриватися і через них можуть протікати струми в зворотному напрямку, це веде до втрат, перегрівання і виходу з ладу. Щоб уникнути комутаційних викидів, по-перше, необхідне введення "мертвої зони" між закриттям транзистора VT3 і відкриттям VT4 не менше ніж подвоєний час зворотного відновлення діода. По-друге, якщо є можливість, краще відмовитися від звичайних діодів і застосувати діоди Шотткі (Діоди Шотткі як правило на низьку оратное напругу. Їх має особливий сенс застосовувати в понижувальних перетворювачах).
Отже, в ідеальній схемі сигнал на затворах буде дорівнювати підлогу періоду D = 0.5, але в реальній схемі, з описаних вище причин, ми обов'язково додаємо «мертву зону» і в результаті отримуємо імпульс у кращому випадку D = 0.45.
Архітектура мікросхеми дозволяє регулювати величину мінімальної тривалості "мертвої зони" за допомогою потенціалу на виводі 4 мікросхеми. Потенціал цей задається за допомогою зовнішнього дільника, що підключається до шини вихідної напруги внутрішнього опорного джерела мікросхеми Uref.
У деяких варіантах ДБЖ такої дільник відсутня. Це означає, що після завершення процесу плавного пуску (див. нижче) потенціал на виводі 4 мікросхеми стає рівним 0. У цих випадках мінімально можлива тривалість "мертвої зони" все ж таки не стане рівною 0, а буде визначатися внутрішнім джерелом напруги DA7 (0,1 В), який підключений до неінвертуючий вхід компаратора DA1 своїм позитивним полюсом, і до висновку 4 мікросхеми - негативним. Таким чином, завдяки включенню цього джерела ширина вихідного імпульсу компаратора DA1, а значить і ширина "мертвої зони", ні за яких умов не може стати рівною 0, а значить "пробій по стійці" буде принципово неможливий.
Іншими словами, в архітектуру мікросхеми закладено обмеження максимальної тривалості її вихідного імпульсу (мінімальної тривалості "мертвої зони").
Якщо є дільник, підключений до висновку 4 мікросхеми, то після плавного пуску потенціал цього висновку не дорівнює 0, тому ширина вихідних імпульсів компаратора DA1 визначається не тільки внутрішнім джерелом DA7, але і залишковим (після завершення процесу плавного запуску) потенціалом на виводі 4. Однак при цьому, як було сказано вище, звужується динамічний діапазон широтной регулювання ШІМ компаратора DA2.
Розглянемо роботу силових ключів.
При роботі на ємнісне навантаження, який умовно є затвор польового транзистора, вихідні транзистори TL494 включаються емітерних повторювачем. При обмеженні середнього струму в 200 мА схема здатна досить швидко зарядити затвор, але розрядити його вимкненим транзистором неможливо. Розряджати затвор за допомогою заземленого резистора - також незадовільно повільно. Адже напруга на умовній ємності затвора спадає по експоненті, а для закриття транзистора затвор треба розрядити від 10В до не більше 3В. Струм розряду через резистор буде завжди менше струму заряду через транзистор (та й грітися резистор буде неслабо, і красти струм ключа при ході вгору).
Що б обійти всі ці проблеми в нашому варіанті був реалізований каскаду форсованого закривання ключових транзисторів. Чому закриття? Тому що у нас схема працює в інверсному режимі. Наприклад, візьмемо один такт. У мікросхемі утворився сигнал і відкрився один з її ключів (візьмемо верхній за схемою) і комутував резистор R11 на землю і цим самим знеструмив базу VT1 (закрив його). З цього моменту струм починає текти через резистор R12 і заряджати ємність затвора VT3. Зарядившись до стану насичення, транзистор відкривається. У момент відключення сигналу в мікросхемі у нас VT1 відкривається і комутує затвор силового на землю і розряджає його до закриття. Те ж саме в другому ключі, але в протифазі. Транзистор VT1 розряджає затвор польовика і частково проводить струм з резистора R12. Це додаткове навантаження на транзистор VT1 і втрата ККД. Особливо добре це проявляється на високих частотах. Це можна вилікувати поставивши нормальний емітерних повторювач, але це збільшує кількість деталей і розміри плати. З останньої причини я вирішив поставити спеціалізований MOSFET драйвер IR4426. Докладно пояснювати його структуру не стану. Цей драйвер випускається широко відомою фірмою International Rectifier (IR). Природно є аналоги інших фірм. Мікросхема представляє з себе спеціалізований інверсний драйвер двох польових затворів.
Нова схема:
Резистори R12 і R13 по 10 Ом для обмеження струму драйвера. Стабілітрони VD2 і VD3 малопотужні на 12-15 вольт, для захисту затворів від випадкових кидків напруги.
Напруга на закритому ключовому транзисторі складається з напруги живлення і ЕРС первинної полуобмоткі, яка в даний момент розімкнута. Оскільки коефіцієнт трансформації цих обмоток дорівнює 1 (обмотки з однаковою кількістю витків), перенапруження на ключовому транзисторі досягає подвійного значення напруги живлення. Тому вибирати транзистори по допустимому напрузі між силовими електродами випливає з даної умови. Необхідно також враховувати, що струм ключового транзистора складається з постійного струму навантаження, перерахованого в первинну ланцюг, і лінійно наростаючої струму намагнічування індуктивності первинної обмотки. Струм має трапецієподібну форму.
У кого є осцік, то ви можете все це побачити на власні очі. Наприклад ось напруги на ділянках затвор-стік і витік-стік.
З другого малюнка ми якраз і бачимо подвійне значення напруги на витоку силового транзистора.
Трансформатор Ш 10x13 образний без зазору. ширина = 10мм товщина = 13мм висота просвіту 19мм (робоча висота котушки 17мм)
первинка = 4 + 4 витка подвійним проводом 0.85 (укладав стрічкою в 4 жили)
вторинка = 84 витка проводом 0.6 (чотири шари по 21 витка, уміщається більше витків, але я залишав вільне місце по краях).
Першою намотував вторинку 4 шари з ізоляцією між шарами. Останньою укладав вторинку одним шаром стрічкою в 4 дроти. За вказаних на схемі номіналах конденсатора C3 і опору R8, частота перетворення складе близько 40 кГц. Вхідна напруга 12 вольт, вихідна 250 вольт. Для великих значень вихідного напруга слід перерахувати число витків вторинної обмотки виходячи з трьох вольт на виток. Можна просто помножувач поставити і не париться.
Для складання пристрою вам знадобиться лазерний принтер, глянцевий папір від жіночого журналу, праска, фальгированний склотекстоліт, хлорне залізо, дриль зі свердлами, радіодеталі, терпіння і пару пляшок холодного пива з сухариками.
Схему малював у четвертому Layout'e. Схему скачати можна ТУТ.
Друкуємо на принтері, прасуємо, змиваємо папір, витравлюють, свердлимо отвори, змиваємо зайвий сміття, лудимо, напоює деталі. Правильно зібраний пристрій не вимагає додаткових налаштувань і працює відразу. Єдине зауваження полягає в тому, що силові доріжки на платі необхідно посилити, пропаяв їх з додатковими обрізками мідної жили потрібного діаметру. Конденсатори C7 необхідно використовувати з низькою власної індуктивністю.
У моєму випадку все запрацювало як потрібно. На холостому ходу, без якої або навантаження, перетворювач споживав в районі 150 міліампер. Номінальна вихідна потужність 100 Вт. Максимальна 150Вт з додатковим охолодженням.
На другій картинці насправді не ніч, просто у мене так камера реагує на яскраве світіння (типу автопідстроювання яскравості). Лампа світить трохи яскравіше звичайного.
Потужності в повніше вистачає, що б живити невеликий телевізор.
Виявилося, що телевізор споживає всього 60 Вт, що менше лампочки.
Недоліком є відсутність захисту від короткого замикання по вторинці (обмеження струму силових ключів), відсутність контролю вихідної напруги і необхідністю використовувати додатковий драйвер. Для більш надійної роботи схеми (запобігання переходів від перенапруг - викиди у вигляді голок), силові ключі можна обважити снабберамі або супресори. Про ці та інші речі в наступній частині. У втім ви можете спробувати зібрати цю хрень заради спортивного інтересу. Окреме велике спасибі товаришу Jaxon'у за корисні уточнення матеріалу.
|
|
Категория: Електросхеми |
Просмотров: 1538 |
Добавил: FreeDOM
| Рейтинг: 0.0/0 |
| |
 | |  |
|
| Поиск |
|
|
| Календарь |
|
|
| Архив записей |
|
|
|
